Un estudio, liderado por investigadores de la Universitat Politècnica de València, permite diseñar chips de altas prestaciones, con mayor capacidad de procesamiento. La clave reside en la incorporación de un nuevo modelo de línea de retardo que ocupa mucho menos espacio en el chip (hasta 300 veces menos). Cuenta con la participación de investigadores de la Universidad McGill de Canadá y la

Universidad de Strathclyde, en Glasgow (Escocia).

...[+]