Valencià
English
Datos generales
Plan de estudios
Normativa
Calidad
Sugerencias, quejas y felicitaciones
poli[Consulta]
Guía del alumno sobre aspectos generales del Máster y consejos
Anexos a las Guías Docentes por docencia remota por COVID-19 (asignaturas 2º semestre curso 2019/20)
Empresas colaboradoras
Guía sobre las unidades de gestión del máster
Reconocimiento de créditos desde el Máster Universitario en Ingeniería Industrial de la UPV
Premios
Planificación Académica
Prácticas en empresa
Trabajo de Fin de Máster
Intercambio Académico
Becas
Matriculación
Ofertas de Trabajo
Repositorio temporal. Varios MUISE
Verification Engineer to join the ASIC team in our Valencia design center. In this role, will work on the verification for digital SoC and signal processing chipsets with integrated analog components and high-speed networking interfaces.