- -
UPV
 

Estructura de una logic cell

Gadea Gironés, Rafael; En este objeto puede verse la estructura de un célula lógica de un dispositivo programable, así como dicha célula es configurada a partir de un código Verilog sencillo de un generador de paridad. Este objeto también demuestra como puede modificarse esta configuración desde HDL con la herramienta de edición de recursos lógicos disponible en el entorno de diseño http://hdl.handle.net/10251/47857


EMAS upv