Estudiants de l’assignatura Processat Digital del Senyal en FPGA han presentat el seu projecte final, que va consistir en la implementació d’un Modulador FM/AM configurable.
Presentació Projecte PdsFPGA
Títol oficial
90 crèdits
MUISE
Espanyol
Espanyol – A2
Presencial
UPV Campus de Vera (València)
Estudiants de l’assignatura Processat Digital del Senyal en FPGA han presentat el seu projecte final, que va consistir en la implementació d’un Modulador FM/AM configurable.