- -
UPV
 

FSM Moore con Verilog, estilo de tres procesos básico

Gadea Gironés, Rafael; En este vídeo se describe el estilo de implementación en Verilog de una máquina de estados (FSM) mediante el llamado estilo de tres procesos. También se hace una breve mención de la utilidad del "pragma full_case" FSM Moore con Verilog, estilo de tres procesos básico http://hdl.handle.net/10251/47858


EMAS upv