- -
UPV
 

SIMULACION FSM: Generación del reset

Gadea Gironés, Rafael; Con este objeto se caracteriza la temporización correcta de la señal de reset y se desarrollar un ejemplo sencillo de banco de pruebas en Verilog con dicha señal de reset SIMULACION FSM: Generación del reset http://hdl.handle.net/10251/65052


EMAS upv