FSM Moore con Verilog, estilo de tres procesos básico

En este vídeo se describe el estilo de implementación en Verilog de una máquina de estados (FSM) mediante el llamado estilo de tres procesos. También se hace una breve mención de la utilidad del "pragma full_case" Gadea Gironés, R. (2015). FSM Moore con Verilog, estilo de tres procesos básico. http://hdl.handle.net/10251/47858