Simulación RTL: arranque básico
El objeto presenta de modo muy básico cómo simular un fichero HDL de tipo Verilog mediante el uso de un simulador multilenguaje Gadea Gironés, R. (2016). Simulación RTL: arranque básico. https://riunet.upv.es/handle/10251/65046 DER
6:16 · 2014
